输入端的电容越小

 新闻资讯     |      2021-06-04 01:00

关于晶振旁边的两个电容起到的浸染,有人说是负载电容,是用来更正晶体的振荡频率用的;有人说是启振电容;有人说起谐振浸染的。

电容与内部电路配合构成必然频率的振荡,这个电容是硬毗连,牢靠频率本领很强,其他频率的滋扰就很难进来了。

讲的通俗易懂一点,用一个曾经听过的笑话来比喻,或许意思就是本飞机被我挟制了,其他挟制者等下次吧。这个电容就是本次劫机者。

晶振电路其实是个电容三点式振荡电路,输出是正玄波晶体等效于电感,加两个槽路分压电容,输入端的电容越小,正反馈量越大。负载电容每个晶振城市有的参数,譬喻不变度是几多PPM,部门人会称之为频差,单元都是PPM,负载电容是几多PF等。当晶振接到震荡电路上 在震荡电路所引入的电容不切合晶振的负载电容的容量要求时震荡电路所出的频率就会和晶振所标的频率差异

再举例说明:

一个4.0000MHz +-20PPM 负载电容是16PF 的晶振;

当负载电容是10PF时 震荡电路所出的频率就大概会是4.0003MHz;

当负载电容是20PF时 震荡电路所出的频率就大概会是3.9997MHz;

在一些对频率精度要求高的电路上如PLL的基准等。。。就是并多个可调电容来微调频率的;

假如对频率精度要求不高就用牢靠电容就行了;

晶振负载电容一般有2种接法 1 并联在晶振上 2 串联在晶振上 ;

第2种较量常用 2个脚都接一个电容对交换地。

晶体元件的负载电容是指在电路中跨接晶体两头的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容,是为了使晶振两头的等效电容便是或靠近负载电容。要求高的场所还要思量ic输入端的对地电容。应用时一般在给出负载电容值四周调解可以获得准确频率。此电容的巨细主要影响负载谐振频率和等效负载谐振电阻。

晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为别离接在晶振的两个脚上和对地的电容,Cic(集成电路内部电容)+△C(PCB上电容).就是说负载电容15pf的话,双方个接27pf的差不多了,一般a为6.5~13.5pF

各类逻辑芯片的晶振引脚可以等效为电容三点式振荡器。晶振引脚的内部凡是是一个反相器,可能是奇数个反相器串联。在晶振输出引脚XO 和晶振输入引脚 XI 之间用一个电阻毗连,对付 CMOS 芯片凡是是数 M 到数十 M欧之间.许多芯片的引脚内部已经包括了这个电阻,引脚外部就不消接了。这个电阻是为了使反相器在振荡初始时处与线性状态,反相器就如同一个有很大增益的放大器, 以便于起振。石英晶体也毗连在晶振引脚的输入和输出之间,等效为一个并联谐振回路,振荡频率应该是石英晶体的并联谐振频率。晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容,接所在就是分压点。以接所在即分压点为参考点,振荡引脚的输入和输出是反相的,但从并联谐振回路即石英晶体两头来看,形成一个正反馈以担保电路一连振荡。在芯片设计时,这两个电容就已经形成了,一般是两个的容量相等,容量巨细依工艺和国界而差异,但终归是较量小,不必然适合很宽的频率范畴。外接时约莫是数 PF 到数十 P,欧宝平台官网,依频率和石英晶体的特性而定。需要留意的是:这两个电容串联的值是并联在谐振回路上的,会影响振荡频率。当两个电容量相等时,反馈系数是 0.5, 一般是可以满意振荡条件的,但假如不易起振或振荡不不变可以减小输入端对地电容量,而增加输出端的值以提高反馈量。

设计思量事项:

1.使晶振、外部电容器(假如有)与 IC之间的信号线尽大概保持最短。当很是低的电畅通过IC晶振振荡器时,假如线路太长,会使它对EMC、ESD与串扰发生很是敏感的影响。并且长线路还会给振荡器增加寄生电容。

2.尽大概将其它时钟线路与频繁切换的信号线路部署在远离晶振毗连的位置。

3.当心晶振和地的走线

4.将晶振外壳接地

假如实际的负载电容设置不妥,第一会引起线路参考频率的误差。别的如在发射吸收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪。

当波形呈现削峰,畸变时,可增加负载电阻调解(几十K到几百K),要不变波形是并联一个1M阁下的反馈电阻。